高速數據采集卡電磁兼容性設計

  1）采用信號接地方式抑制電磁干擾。前級放大電路和末級放大電路的接地設在一個接地點上，抑制了共模阻抗的干擾。接地點的位置選在在保證地線中的電流流向為從小信號電路流向大信號電路，從而避免了大信號電路的地線電流對小信號電路產生干擾。如圖1所示：
 

  圖1.信號接地

  2）對于供電電源的電磁兼容性設計。采用開關電源產生交流電，通過整流濾波的形式供電，采用了不同頻率的濾波器消除電磁干擾。另外供電電源采用了瞬態抑制二極管來吸收脈沖電壓產生的干擾，以及使用了TVS管和自恢復保險絲來保護整個系統。如圖2所示：
 

  圖2.供電電源電磁兼容

  3）采用整流電路的高頻濾波以及直流退偶的方式濾掉高頻和低頻的干擾。

  4）對于電路的快速切換產生電壓或者電流的快速變化產生的干擾，采用了串聯緩沖電感、用電感電容諧振電路代替直流斬波的方法降低電流或電壓的變化率。

  5）電路性耦合的電磁兼容設計方法如下：

  ①對共電源內阻產生的電磁干擾，采用不同的電源分別供電的方法，以去除共電源內阻產生的電路性耦合。

  ②對共回路導線產生的電磁干擾，采用導線阻抗加以限制和去耦的方法，以減低共回路導線產生的電路性耦合。

  ③對共地阻抗產生的電磁干擾，采用用降低共地阻抗的方法，以去除共地阻抗產生的電路性耦合。

  ④工作接地按工作頻率采用不同的接地方式。工作頻率低的（小于1MHz）采用單點接地式；工作頻率高的（大于30MHz）采用多點接地式，即在該電路系統里，用一塊接地平板代替電路中每部分各自的地回路。其主要原因是接地引線的感抗與頻率和長度成正比，工作頻率高時將增加共地阻抗，從而將增大共地阻抗產生的電磁干擾。工作頻率在上述兩者之間的可采用混合接地式。

  6）針對模擬電路采用低噪聲電路，減少帶寬，抑制干擾傳輸、平衡輸入，抑制干擾、選用高質量電源等方法抑制干擾；針對數字電路采用直流容限高的數字電路以及阻抗匹配等方法抑制干擾。

 

圖3.PCB阻抗匹配

  PCB在設計過程中，采用差分100歐姆、單端50歐姆阻抗匹配，見圖3。

  若您有高速數據采集板卡定制需求，請聯系我們：400-000-4026
 

  關于坤馳科技：
  坤馳科技是專注于高速數據采集與信號處理、高速數據存儲與記錄的高科技公司。坤馳科技為用戶提供成熟的標準高速數據采集產品與技術，也可為用戶提供定制化的高速信號采集解決方案。目前坤馳科技服務過的研究所、科研單位已達近百家。高速數據采集產品線涵蓋PCIExpress、cPCI、PXIe、VPX、USB等總線，包含高速AD、DA平臺、FPGA、DSP處理平臺，SATA/SSD、Flash存儲平臺等。
  全國咨詢電話：400-000-4026 

  公司官方網站：http://www.zjnldx.com